Monthly Archives: November 2023

GIẢI ĐẤU BÓNG ĐÁ CỘNG ĐỒNG VI MẠCH VIỆT NAM KHU VỰC MIỀN BẮC LẦN THỨ 4

Ảnh tập thể các đội bóng tham gia giải đấu

Vậy là chặng đường đầy thách thức của giải đấu bóng đá Cộng Đồng Vi Mạch Việt Nam Khu Vực Miền Bắc Lần Thứ 4 đã chính thức khép lại. Đây không chỉ là một sân chơi thể thao, mà còn là cơ hội để các công ty vi mạch tại miền Bắc được gặp gỡ, giao lưu, học hỏi lẫn nhau và nâng cao tinh thần đoàn kết.

Tất cả các đội bóng đều rất nỗ lực và cố gắng để đạt được vị trí cao nhất trong giải đấu này.

Đội bóng Dolphin Technology

Một lần nữa, xin chúc mừng đội chiến thắng và cảm ơn tất cả các đội bóng đã mang đến những giây phút vô cùng đáng nhớ! Hẹn gặp lại trong những mùa giải sắp tới.


CHÚC MỪNG NHÂN VIÊN DOLPHIN TỐT NGHIỆP LOẠI GIỎI/ XUẤT SẮC ĐẠI HỌC BÁCH KHOA

Dolphin Technology Vietnam Center xin được chúc mừng các bạn đã hoàn thành chương trình Đại Học Bách Khoa (HUST) và tốt nghiệp loại giỏi, xuất sắc.

Trao tặng phần thưởng cho nhân viên tốt nghiệp loại giỏi/xuất sắc

Để khích lệ tinh thần cho các bạn, Dolphin Technology Vietnam Center đã chuẩn bị một phần quà đặc biệt để trao tặng mỗi bạn. Đây là phần thưởng hoàn toàn xứng đáng với những nỗ lực của các bạn trong thời gian vừa qua.

Hi vọng rằng chúng ta sẽ tiếp tục đồng hành cùng nhau trên chặng đường sắp tới!


SPI-to-UART Bridge

DTI_SPI2UART is a bridge that converts data between SPI and UART standards

Features Design Status
  • Compliant with SPI and UART Protocol
  • Programmable data length UART (8 bits)
  • Programmable 1, 2 bit Stop
  • Programmable Data Direction (LSB first or MSB first)
  • Programmable Clock polarity and phase (CPOL and CPHA) – 4 mode
  • Programmable parity mode
  • Configurable oversampling support (8x, 16x)

Data Sheets are available under NDA

>>>REQUEST NDA

 
 

FPGA Demo


Quad SPI Controller

Dolphin Technology provides Quad SPI Controller IP which enables access to a QSPI flash device through read, write and erase operations. The Quad SPI IP either controls a serial data link as a master, or reacts to a serial data link as a slave. The core operates in various data modes from 4 bits to 32 bits. The data is then serialized and then transmitted, either LSB or MSB first, using the standard 4-wire SPI bus interface or the extended Quad mode bus.

Download Product Overview

Features Design Status
DTI Quad-SPI Controller supports:

  • Supports flash devices from Micron, Macronix, …
  • Supports QPI PSRAM devices from Apmemory
  • Supports Single/Dual/Quad SPI protocols
  • Supports Single Data Rate (SDR) and Double Data Rate (DDR) data transfers
  • Support APB, AHB and AXI interfaces
  • Programmable FIFO watermarks
  • Supports three operating modes: Indirect mode, Memory-mapped mode, Status-flag polling mode
  • Interrupt and DMA handler
  • Data prefetching in Memory-mapped mode
  • Support 8/16/32/64 Bytes Wrapped Burst operation (AHB/AXI interface)
  • PHY interface with delay locked-loop

Data Sheets are available under NDA

REQUEST NDA

FPGA Demo